已收录文章摘要，完整内容可前往原文阅读。
研究背景逻辑单元与存储单元之间的数据搬运日益主导着芯片的能耗与延迟，这推动了对高密度集成、快速操作的两端非易失存储器的强烈需求。然而在纳米尺度的器件堆栈中，巨大的读出对比度与超高的循环耐久性往往难以兼